参考文档： PolarFire Family Clocking Resources
The base clock for these PLLs comes either from a dedicated I/O (REFCLK) from Bank5 or one of the NW PLL outputs—OUT2 or OUT3.
1、 125Mhz 外部晶振
2、使用 fabric ccc 产生的 时钟， 即 NW PLL outputs—OUT2 or OUT3.
更改 时钟源
确认 时钟来源， 直接打印 寄存器的 值， 寄存器也没说选择外部时钟还是 PLL NW ； 使用另外一种方法： 改变 FABRIC 的时钟 从 125Mhz 改为 25mhz ， 发现 LED 闪烁变慢 的确 使用的 是 FABRIC 的时钟。
xprintf( "PLL_CTRL:0x%X.\n", MSS_SCB_MSS_PLL->PLL_CTRL );
PLL_CTRL:0x33000007.
疑问： RFCLK
此内容由惯性聚合(RSS阅读器)自动聚合整理，仅供阅读参考。 原文来自 — 版权归原作者所有。