FPGA CAN MAC 层 IP 核测试(一) 上板实测 - 所长 - 博客园

FPGA CAN MAC 层 IP 核测试(二) 源码阅读 - 所长 - 博客园

WangXuan95/FPGA-CAN: An FPGA-based lightweight CAN bus controller. 基于FPGA的轻量级CAN总线控制器。

• 发送（TX）方向：
  用户 CPU → [can_top 的 FIFO 缓存] → [can_level_packet 打包成帧 + 算 CRC] → [can_level_bit 按位定时发出] → can_tx 引脚

• 接收（RX）方向：
  can_rx 引脚 → [can_level_bit 采样电平] → [can_level_packet 解析帧结构 + 验 CRC] → [can_top 做 ID 过滤 + 拆成字节流] → 用户 CPU

can_top.v       → 应用接口层 → 数据管家与调度员：负责缓存用户要发的数据、过滤接收到的数据、自动应答远程帧，并管理发送失败后的重试。

can_level_packet.v → 数据链路层 → 报文翻译官与仲裁裁判：负责把数据打包成 CAN 帧（加 ID、CRC）发出去，或者把总线上收到的位流解析成帧结构，并在发送时实时监控仲裁输赢。

can_level_bit.v   → 物理层   → 定时采样员与电平转换器：把系统时钟转换为 CAN 总线波特率，在精确的采样点读取 can_rx 电平，并把要发送的 tbit 转换成 can_tx 引脚电平。