reg SYSCLK;

reg NSYSRESET;

always @(SYSCLK) begin

    #(SYSCLK_PERIOD / 2.0) SYSCLK <= !SYSCLK;

end

　　3、产生复位信号

///////////////////////////////////////////////////////////////////////////////////////////////////
// Company: <Name>
//
// File: testbench_ram.v
// File history:
//      <Revision number>: <Date>: <Comments>
//      <Revision number>: <Date>: <Comments>
//      <Revision number>: <Date>: <Comments>
//
// Description: 
//
// <Description here>
//
// Targeted device: <Family::ProASIC3> <Die::A3P1000> <Package::144 FBGA>
// Author: <Name>
//
/////////////////////////////////////////////////////////////////////////////////////////////////// 

`timescale 1ns/100ps

module testbench_ram();

// 设置时钟基准
parameter SYSCLK_PERIOD = 100;// 10MHZ

// 定义 时钟信号和复位信号
reg SYSCLK;
reg NSYSRESET;

initial
begin
    SYSCLK = 1'b0;
    NSYSRESET = 1'b0;
end

//////////////////////////////////////////////////////////////////////
// Reset Pulse
//////////////////////////////////////////////////////////////////////
initial
begin
    #(SYSCLK_PERIOD * 1 )
        NSYSRESET = 1'b1;
end


//////////////////////////////////////////////////////////////////////
// Clock Driver
//////////////////////////////////////////////////////////////////////
always @(SYSCLK) begin
    #(SYSCLK_PERIOD / 2.0) SYSCLK <= !SYSCLK;
end


// RAM 读使能 对应 RW信号 高电平
parameter RAM_RW_READ_ENABLE  = 1'b1;
// RAM 写使能 对应 RW信号 低电平
parameter RAM_RW_WRITE_ENABLE = 1'b0;
// BLK 信号使能
parameter RAM_BLK_ENABLE  = 1'b0;
parameter RAM_BLK_DISABLE = 1'b1;

// 例化 双端口 模块
reg [8:0]  ram_addr_a;
reg [8:0]  ram_addr_b;
reg        ram_blk_a;
reg        ram_blk_b;
reg [7:0]  ram_din_a;
//wire [7:0] ram_dout_a;
wire [7:0] ram_dout_b;

ram_buff ram_0(
    // 512字节 读写同时钟 双端口 RAM
    .ADDRA(ram_addr_a),
    .ADDRB(ram_addr_b),
    .BLKA(ram_blk_a),
    .BLKB(ram_blk_b),
    .CLKAB(SYSCLK),
    .DINA(ram_din_a),
    .DINB(8'd0),
    .RESET(NSYSRESET),
    .RWA(RAM_RW_WRITE_ENABLE),
    .RWB(RAM_RW_READ_ENABLE),
    // Outputs
 //   .DOUTA(ram_dout_a),
    .DOUTB(ram_dout_b)
);

// 将 0x12345678 按顺序 写入 RAM
// 写完成 读取 RAM
reg [7:0] byte1 = 8'h78;
reg [7:0] byte2 = 8'h56;
reg [7:0] byte3 = 8'h34;
reg [7:0] byte4 = 8'h12;

reg [8:0] byte_cnt = 0;

always @(posedge SYSCLK or negedge NSYSRESET) begin
    if( !NSYSRESET ) begin
        byte_cnt <= 32'b0;
        ram_blk_b <= RAM_BLK_ENABLE;
        ram_addr_b <= 9'b1;
    end else begin

        byte_cnt <= byte_cnt + 1;

        case(byte_cnt)

        0: begin
            ram_addr_a <= 9'b1;
            ram_blk_a <= RAM_BLK_ENABLE;
            ram_din_a <= byte1;
        end

        default: begin
            ram_blk_a <= RAM_BLK_DISABLE;
        end

        endcase
    end
end

endmodule