PolarFire SoC MSS Technical Reference Manual
PolarFire SoC 的微处理器子系统（MSS）集成了一个硬核 DDR 控制器，以满足各种应用对内存解决方案的需求，这些应用具有不同的功耗和效率水平。
该 DDR 控制器与 MSS 外部的其他模块共同构成了 MSS DDR 子系统，该子系统可配置为支持 DDR3、DDR3L、DDR4、LPDDR3 和 LPDDR4 内存器件。
MSS DDR 子系统由以下硬核模块组成：
下图展示了可通过 MSS DDR 控制器实现的内存接口解决方案。
ddr3 芯片型号 MT41K128M16JT-125IT
MSS config:
关键词 ：
CAS (READ) latency = (CL) = 11， 根据 芯片型号 这个值为 11
CAS (WRITE) latency = (CWL)
DDR 寄存器0 配置： 主要配置 CL
DDR 寄存器1 , 主要配置 CWL
CL 和 CWL 如何选择 那？ 这两个参数 主要影响的参数如下：
因为 CK = 1.25 ns , 因此 tRRD = 6*ck = 6*1.25 ns = 7.5 ns
tWTR = 4*CK = 4*1.25 = 5ns
因此 CL= 11 ， 没有这个选项 ？
这怎么选择？
问了 AI ， CL 和 CWL 主要决定 时钟频率
666Mhz
400Mhz
最终 选择
此内容由惯性聚合(RSS阅读器)自动聚合整理，仅供阅读参考。 原文来自 — 版权归原作者所有。