惯性聚合 高效追踪和阅读你感兴趣的博客、新闻、科技资讯
阅读原文 在惯性聚合中打开

推荐订阅源

酷 壳 – CoolShell
酷 壳 – CoolShell
H
Hacker News: Front Page
P
Palo Alto Networks Blog
T
ThreatConnect
Apple Machine Learning Research
Apple Machine Learning Research
博客园_首页
T
True Tiger Recordings
P
Privacy & Cybersecurity Law Blog
B
Blog
IT之家
IT之家
Last Week in AI
Last Week in AI
F
Full Disclosure
Hacker News: Ask HN
Hacker News: Ask HN
C
Comments on: Blog
Microsoft Azure Blog
Microsoft Azure Blog
C
Cybersecurity and Infrastructure Security Agency CISA
Microsoft Security Blog
Microsoft Security Blog
博客园 - 【当耐特】
N
News and Events Feed by Topic
NISL@THU
NISL@THU
腾讯CDC
雷峰网
雷峰网
Security Latest
Security Latest
李成银的技术随笔
M
Microsoft Research Blog - Microsoft Research
L
LangChain Blog
L
Lohrmann on Cybersecurity
cs.CL updates on arXiv.org
cs.CL updates on arXiv.org
C
Check Point Blog
Y
Y Combinator Blog
Recent Announcements
Recent Announcements
博客园 - Franky
N
News | PayPal Newsroom
V
V2EX
A
About on SuperTechFans
The Register - Security
The Register - Security
月光博客
月光博客
奇客Solidot–传递最新科技情报
奇客Solidot–传递最新科技情报
Google Online Security Blog
Google Online Security Blog
MyScale Blog
MyScale Blog
Cisco Talos Blog
Cisco Talos Blog
Vercel News
Vercel News
WordPress大学
WordPress大学
C
Cyber Attacks, Cyber Crime and Cyber Security
The Hacker News
The Hacker News
IntelliJ IDEA : IntelliJ IDEA – the Leading IDE for Professional Development in Java and Kotlin | The JetBrains Blog
IntelliJ IDEA : IntelliJ IDEA – the Leading IDE for Professional Development in Java and Kotlin | The JetBrains Blog
爱范儿
爱范儿
A
Arctic Wolf
L
LINUX DO - 最新话题
freeCodeCamp Programming Tutorials: Python, JavaScript, Git & More

博客园 - 所长

FlashPro5 导致 window11 蓝屏 libero verilog 模块例化时,信号不存在 默认是 不连接 A3P250 在线 debug 抓取信号 Identify 在线逻辑分析仪 MPFS250T MSS 引脚 上下拉配置 如何在 libero 中 写一个 axi4 slave 总线的 IP核 可以 和 CoreAXI4Interconnect 连接 (五) 官方参考 verilog 按键消抖模块 如何在 libero 中 写一个 axi4 slave 总线的 IP核 可以 和 CoreAXI4Interconnect 连接 (四) axi-lite 信号抓取 libero Active Probes 如何在 libero 中 写一个 axi4 slave 总线的 IP核 可以 和 CoreAXI4Interconnect 连接 (二) axi-lite 如何在 libero 中 写一个 axi4 slave 总线的 IP核 可以 和 CoreAXI4Interconnect 连接 (三) C代码测试 如何在 libero 中 写一个 axi4 slave 总线的 IP核 可以 和 CoreAXI4Interconnect 连接 libero 2025.2 Macro Library User Guide for SmartFusion 2 and IGLOO 2 FPGAs PolarFire soc MPFS250T MSS To/From Fabric Interface Controllers MPFS250T FLASH 只有 128KB 调整代码优化 AD9361 SPI no-os 文件移植 SoftConsole MPFS250T 初学(七) 初始化日志记录 AD9361 SPI no-os 文件移植 SoftConsole MPFS250T 初学(六) 开启 日志打印 Calibration TIMEOUT (0x247, 0x2) AD9361 SPI no-os 文件移植 SoftConsole MPFS250T 初学(五) ad9361_check_cal_done 卡死 AD9361 SPI no-os 文件移植 SoftConsole MPFS250T 初学(四) ad9361_init 编译报错 AD9361 SPI no-os 文件移植 SoftConsole MPFS250T 初学(三) 接口适配到自己的板子 AD9361 SPI no-os 文件移植 SoftConsole MPFS250T 初学(二) AD9361 初始化流程 熟悉 AD9361 SPI no-os 文件移植 SoftConsole MPFS250T 初学(一) 驱动代码移植 RS422 差分 逻辑分析仪 抓包 libero Simulate - ModelSim ME 仿真 串口数据处理模块 vivado axi PS-PL 封装IP 创造自定义 外设 libero Simulate - ModelSim ME (三) 实战测试 双端口 RAM 读写 libero Simulate - ModelSim ME (二) 语法分析 libero Simulate - ModelSim ME (一) 新建工程 libero smartdebug Libero SoC CMP402 PolarFire SOC MSS 时钟源选择 polarfire Temperature and Voltage Sensor 温度和电压传感器 log2 PolarFire SoC Clock Conditioning Circuitry - CCC (PLL/DLL) 初始化(三) PolarFire SoC Clock Conditioning Circuitry - CCC (PLL/DLL) 时钟源介绍(二) PolarFire SoC Clock Conditioning Circuitry - CCC (PLL/DLL) 简单介绍(一) libero export flashpro express Job Libero MPFS250T PFSoC MSS Configurator 2025.2 DDR3 ECC 配置 Libero MPFS250T 如何使用 FPExpress 2025.2 烧录 MPFS250TS Direct C 编程后,使用 JTAG 读取的 DEVICE_INFO LOG Xilinx SDK 2019.1 使用 JTAG 将 10MB 文件 复制到 ZYNQ 的 DDR中 大约 20 秒 libero PolarFire soc SPI-DirectC 实战 dp_G5M_check_cycle_count libero PolarFire soc SPI-DirectC 实战 dp_G5M_do_program libero PolarFire soc SPI-DirectC 实战 dp_G5M_erase_action
libero PolarFire soc SPI-DirectC 实战 dp_G5M_verify_digest_action
所长 · 2026-02-11 · via 博客园 - 所长

校验,  编程是否正确 , 使用  摘文  digest  , 能 快速 的校验!

spi_input_buffer[0] = 0x1u;

    #define G5MSOC_CHECK_DIGESTS        0xD7u

            spi_command_buffer = G5MSOC_CHECK_DIGESTS; 

            G5M_SPI_SCAN_out(32u,32u);

先查询忙闲

先发送 指令 5个字节 , 0xD7  0x01 0x00 0x00 0x00  ,  执行该指令 , PS 程序会 暂停运行。

再次查询忙闲

再发送指令 5个字节  0x01 0x00 0x00 0x00 0x00

#define G5M_SPI_READ_DATA           0x01u

    spi_command_buffer = G5M_SPI_READ_DATA;

    do_SPI_SCAN_out(SPI_COMMAND_BIT_SIZE, &spi_command_buffer,total_dat_bits_out,spi_output_buffer);

读回来 4个字节 ,  第三个字节 = 0x 40  ,  则 校验失败! 不知这里是 校验过程失败 ,  还是 校验不通过 的意思?

        else if ((device_family == G5SOC_DEVICE_FAMILY) && (spi_output_buffer[3] == 0x40u))

        {

            #ifdef ENABLE_DISPLAY

            dp_display_text("\r\nFailed to verify digest.");

            #endif

            error_code = DPE_VERIFY_DIGEST_ERROR;

        }

Fabric digest verification: PASS

((spi_output_buffer[0] & 0x1u )== 0x1u)

Fabric Configuration digest verification: PASS

((spi_output_buffer[0] & 0x2u )== 0x2u)

sNVM digest verification: PASS

((spi_output_buffer[0] & 0x4u )== 0x4u)

eNVM digest verification: PASS

((spi_output_buffer[1] & 0x40u )== 0x4u)

。。。。。。。。。。后面还有好多

 交给 AI 总结

image

image

image

 0x 2 0x F 0xD8 0x 1 0x 0 

0x0F  对应 

image

D8 对应: 对应  eNVM  =  1,  表示 eNVM PASS

       if (device_family == G5SOC_DEVICE_FAMILY)

            {

                if ((spi_output_buffer[1] & 0x40u )== 0x4u)

                {

                    dp_display_text("\r\n --- eNVM digest verification: PASS");

                }

                else

                {

                    dp_display_text("\r\nWarning: --- eNVM digest verification: FAIL");

                }

            }

擦除后 再次 读取 校验

image

06 表示  FPGA FABRIC 校验失败!

但是  0XD8 表示  eNVM 校验成功,  难道 擦除  不能擦除  eNVM 的数据?  有待验证!

image