目录

第1章：Block RAM（块RAM）

Block RAM的一般特性

• 地址映射
• 属性设置
• 初始化配置（包括 INIT_xx 和 INITP_xx）
• 输出锁存器初始化：INIT_A 或 INIT_B
• 同步置位/复位设置：SRVAL_[A|B]
• 复位或使能优先级：RSTREG_PRIORITY_[A|B]
• 输出寄存器开关控制：DO[A|B]_REG
• 扩展地址模式：RAM_EXTENSION_[A|B]

数据宽度与操作模式

• 读取宽度：READ_WIDTH_[A|B]
• 写入宽度：WRITE_WIDTH_[A|B]
• 操作模式选择：RAM_MODE
• 写入模式：WRITE_MODE_[A|B]

特殊功能与仿真支持

• 读写地址冲突处理：RDADDR_COLLISION_HWCONFIG
• 仿真碰撞检查：SIM_COLLISION_CHECK
• 初始化文件：INIT_FILE
• 仿真设备设置：SIM_DEVICE

设计约束与代码实现

• Block RAM物理位置约束
• 在VHDL或Verilog中的初始化
• RAMB18E1 和 RAMB36E1原语设计注意事项
• 可选输出寄存器
• 独立的读写端口宽度
• 端口映射规则
• 可级联的Block RAM结构
• 字节写使能功能

应用与性能

• 构建更大容量的RAM结构
• Block RAM在寄存器模式下的RSTREG使用
• 时序模型与时序参数
• 时序特性（Clock Event 1~5）
• 堆叠硅互连技术（Stacked Silicon Interconnect）

第2章：内置FIFO支持

FIFO概述

• 双时钟FIFO
• 同步FIFO
• 同步FIFO实现方式

FIFO架构与接口

• FIFO顶层视图
• FIFO原语
• FIFO端口描述

FIFO操作模式

• 复位操作
• 操作模式：
  • 标准模式
  • 首字直通模式（FWFT）

FIFO状态标志

• 空标志（Empty）
• 几乎空标志（Almost Empty）
• 读错误标志
• 满标志（Full）
• 写错误标志
• 几乎满标志（Almost Full）

FIFO属性与模板

• FIFO属性设置
• 几乎满/几乎空偏移范围
• VHDL和Verilog模板
• 时序模型与参数
• 时序特性案例分析（写入空FIFO、读取满FIFO等）

FIFO应用扩展

• 级联FIFO以增加深度
• 并行连接FIFO以增加宽度
• 合法的Block RAM与FIFO组合

第3章：内置纠错码（ECC）支持

ECC概述

• ECC工作模式

ECC架构

• Block RAM与FIFO的ECC架构概览
• ECC原语与端口描述
• ECC属性设置

ECC操作模式详解

• 标准ECC模式
• 仅编码模式（Encode Only）
• 仅解码模式（Decode Only）
• 注入单比特/双比特错误的方法

ECC时序特性

• 标准ECC读写时序
• 编码-only与解码-only模式的时序
• DO_REG = 0 与 DO_REG = 1 的区别
• 相关时序参数

其他ECC应用示例

• 创建64位数据的8位奇偶校验
• VHDL与Verilog模板