提供代码的时候有时候需要将代码中的信号名扰乱，Verilog-Perl提供这个功能，用法如下：
生成signal.vrename:
vrename --cryptall --list *.v
删除signal.vrename中不需要替换的信号名
进行信号名替换：
vrename --change *.v
************************************************************************************************
作者：huakaimanlin
出处：https://www.cnblogs.com/huakaimanlin/
版权所有，如需转载请声明出处
此内容由惯性聚合(RSS阅读器)自动聚合整理，仅供阅读参考。 原文来自 — 版权归原作者所有。