本文通过对几个基础问题的探讨，从IC设计角度介绍一点处理器的知识和发展。希望对长时间做高级语言开发的朋友有点帮助，随便看看权当娱乐。
我们通常用频率（frequency）来描述一颗处理器的速度，比如1.6GHz，3.8GHz。这个频率是什么的频率？它又是根据什么来决定的呢？我遇到不少童鞋以为频率高是因为我们可以做出更快的晶振，这是本末倒置的想法。一颗处理器的最高频率是根据它内在电路决定的，决定以后，才选取适当频率的晶振来为它产生漂亮的脉冲。
比如CPU做这样一个运算(1+2)+(3*4)。1+2 和 3*4 分别送入加法器和乘法器，各自的结果作为输入再送入加法器。由于加法要比乘法快，1+2先算完放到一个寄存器待用，等3*4结果出来也放入寄存器之后，二者一再起送入加法器。而为了同步，我们给这些运算加入一种步伐，也就是时钟信号。我们规定时钟的一个周期为需要时间最长的乘法，这样就可以保证再第二个时钟信号到来的时候，之前的全部运算都可以准确完成并将结果存入寄存器，进入下一个运算周期。
这个周期切换的速度，就是频率。很明显，频率越高，计算速度越快嘛。 一块芯片的频率，就是耗时最长的那条电路(critical path)决定的。芯片的频率的设定，要保证耗时最长的那段电路可以在一个时钟周期内运算完毕。
如今的CPU基本是基于场效应管（MOS管）技术制造的。所谓的制程，65nm，45nm，指的是什么呢？为什么制程越小速度越快（主频越高）呢？
nMOS 管示意图
MOS管分为nMOS和pMOS两种，绝大部分的CPU就是由这两个家伙组成的。
上图为一个nMOS管示意图。 所谓制程名，比如45nm，就是该制造工艺下可以实现的最小GATE长度为45nm。GATE加上高电压的时候（逻辑1），它的下方会为Source和Drain两极架起一座电子桥，仿佛按下了一个开关，这样S/D两极就可以导通。电子穿过S/D用的时间越短，一个MOS管的动作就越快，整个芯片就会越快。想要缩短电子穿过S/D的时间，只有缩短距离，即GATE的长度。
所以为了保证芯片取得相应制程下的最快的速度，数字电路IC的GATE长一定是该制程下可以达到的最小长度。
CPU热的可以煎鸡蛋
CPU的功耗和发热量也是制约其发展的最大问题之一。为什么高频率的CPU发热很大，网上甚至流传有在CPU上煎鸡蛋的照片囧。
根据我们上面的了解，制程越先进，GATE长越短，芯片越快，主频越高。主频高就意味着单位时间内，穿过GATE的电流越多，因此功耗越大。随着集成度的提高，单位面积的晶体管越多，主频提高使得每个管子的功耗也在提升，因此发热量的增大更加快速。
上图是tom’s hardware网站总结的1993~2005年Inte和AMD两大厂商处理器功耗趋势图。我们看到2005年的时候一枚Intel P4 CPU功耗已经有130W。这是一个什么概念呢？如今普通机箱电源为300W左右，这其中三分之一的电力都用在了那块只有指甲盖大小的CPU内核上。
如果没有散热问题可不可以让CPU更快呢？答案是肯定的，这也是为什么极品玩家们使用各种手段制冷超频的原因。如今的超频世界记录是国人LimitTeam超频战队，使用AMD Phenom II处理器，在液氮等极限制冷手段下提高CPU电压，已经达到了6.69GHz。
戈登摩尔（Intel 创始人之一）：
1965 年，“集成电路的晶体管密度每2年增长一倍。”
2005年，“我相信在未来的10~15年内，我们会碰触某个绝对的极限。”
摩尔定律
2008年8月的IEEE会议志，有一篇名为 《摩尔定律的量子界限》(The Quantum Limit to Moore’s Law，JAMES R. POWELL)的文章。文中肯定了IC产业完美的按照摩尔定律发展了30多个年头，集成度从不到100个晶体管到几十亿门。但同时这种发展并不是没有界限的。假定这个界限是GATE长等于一个电子的尺寸的话，摩尔定律最多可以坚持到2036年。 而且这只是排除了其他一切困哪的理论设想。高速计算必须的耗电量及其带来的发热如何解决，并没有考虑在内。
通过这篇文章的闲扯，我们了解到，对于CPU未来的发展，不论从制程的角度还是发热量的问题，都使得通过提高主频来加速计算变得不那么实惠。Intel和AMD也很早就意识到了这个问题，所以将目光投降了多核CPU。如今单核CPU产品最高主频是P4的3.8GHz，Intel近期没有开发4GHz以上单核的打算。
并行处理器，这个原本只有服务器和大型机才有的技术，如今也飞入了寻常百姓家。这种变革的影响，对整个信息产业，从底层硬件到上层软件，都将是非常深远的。我们将在后面的文章具体讨论。
此内容由惯性聚合(RSS阅读器)自动聚合整理，仅供阅读参考。 原文来自 — 版权归原作者所有。
