惯性聚合 高效追踪和阅读你感兴趣的博客、新闻、科技资讯
阅读原文 在惯性聚合中打开

推荐订阅源

美团技术团队
J
Java Code Geeks
有赞技术团队
有赞技术团队
GbyAI
GbyAI
奇客Solidot–传递最新科技情报
奇客Solidot–传递最新科技情报
酷 壳 – CoolShell
酷 壳 – CoolShell
博客园 - 叶小钗
阮一峰的网络日志
阮一峰的网络日志
Microsoft Security Blog
Microsoft Security Blog
IT之家
IT之家
G
Google Developers Blog
月光博客
月光博客
Cyber Security Advisories - MS-ISAC
Cyber Security Advisories - MS-ISAC
S
SegmentFault 最新的问题
博客园 - 三生石上(FineUI控件)
钛媒体:引领未来商业与生活新知
钛媒体:引领未来商业与生活新知
博客园 - Franky
腾讯CDC
V
Visual Studio Blog
博客园 - 【当耐特】
D
Docker
H
Hackread – Cybersecurity News, Data Breaches, AI and More
Engineering at Meta
Engineering at Meta
L
LangChain Blog

博客园 - 所长

xilinx axi qspi V3.2 slave interrupt lwip 快速 高频 短帧发送 测试 If your port already typedef's in_addr_t, define IN_ADDR_T_DEFINED to prevent this code from redefining it. FPGA Verilog 线性反馈移位寄存器(LFSR) Libero FIFO Controller without Memory Software-Defined Radio for Engineers 一 频谱仪 N9020A 操作步骤记录 FPGA-CAN MAC 层 IP 核测试(二) 源码阅读 libero reg 编译时 占用 RAM 资源 而不是 LUT 资源 加扰和解扰 FPGA-CAN MAC 层 IP 核测试(一) 上板实测 Microchip SoftConsole v2022.2-RISC-V-747 polarfire soc 裸机例程中 链接文件 mpfs-envm-lma-scratchpad-vma.ld 分析 FlashPro5 导致 window11 蓝屏 libero verilog 模块例化时,信号不存在 默认是 不连接 A3P250 在线 debug 抓取信号 Identify 在线逻辑分析仪 MPFS250T MSS 引脚 上下拉配置 如何在 libero 中 写一个 axi4 slave 总线的 IP核 可以 和 CoreAXI4Interconnect 连接 (五) 官方参考 verilog 按键消抖模块 如何在 libero 中 写一个 axi4 slave 总线的 IP核 可以 和 CoreAXI4Interconnect 连接 (四) axi-lite 信号抓取 libero Active Probes 如何在 libero 中 写一个 axi4 slave 总线的 IP核 可以 和 CoreAXI4Interconnect 连接 (三) C代码测试 访问卡死 如何在 libero 中 写一个 axi4 slave 总线的 IP核 可以 和 CoreAXI4Interconnect 连接 (二) axi-lite 如何在 libero 中 写一个 axi4 slave 总线的 IP核 可以 和 CoreAXI4Interconnect 连接(一)libero 设置把模块信号变总线方式 libero 2025.2 Macro Library User Guide for SmartFusion 2 and IGLOO 2 FPGAs 如何在 libero 中 写一个 axi4 slave 总线的 IP核 可以 和 CoreAXI4Interconnect 连接 (零) MSS CFG MPFS250T FLASH 只有 128KB 调整代码优化 AD9361 SPI no-os 文件移植 SoftConsole MPFS250T 初学(七) 初始化日志记录 AD9361 SPI no-os 文件移植 SoftConsole MPFS250T 初学(六) 开启 日志打印 Calibration TIMEOUT (0x247, 0x2) AD9361 SPI no-os 文件移植 SoftConsole MPFS250T 初学(五) ad9361_check_cal_done 卡死
PolarFire SoC Clock Conditioning Circuitry - CCC (PLL/DLL...
所长 · 2026-03-14 · via 博客园 - 所长

参考手册:

PolarFire Family Clocking Resources

PolarFire 系列提供两个独立的片上 RC 振荡器(2 MHz 和 160 MHz),用于产生自由运行时钟。

PolarFire® SoC Datasheet

image

Clock Conditioning Circuitry

  Each CCC, located in the corners of the device, contains two PLLs, two DLLs, and clock routing multiplexers to route clocks to and from PLLs and DLLs. CCCs provide flexible clock management and synthesis capabilities. PLLs are supported to allow low-jitter clocks for device outputs, and DLLs are supported to allow high-speed tracking of input periodic signals. The Libero SoC software provides a CCC configurator with a visual configuration wizard for quick and easy configuration. For DC and switching characteristics of the CCCs, see the respective PolarFire FPGA Datasheet, RT PolarFire FPGA Datasheet, or PolarFire SoC FPGA Datasheet.

每个位于芯片角落的 CCC(时钟调理电路),都包含 两个 PLL、两个 DLL,以及时钟路由多路选择器,用于在 PLL 和 DLL 之间进行时钟的输入与输出布线。

CCCs 提供灵活的时钟管理和时钟合成能力。PLL 用于为芯片输出提供低抖动时钟,DLL 则用于对输入周期性信号进行高速相位跟踪。

Libero SoC 软件提供了带可视化向导的 CCC 配置器,方便快速配置。
有关 CCC 的直流特性和开关特性,请查阅对应的 PolarFire / RT PolarFire / PolarFire SoC 数据手册。

4.1 特性

每个 CCC 支持以下功能:

・两个小数分频 PLL,每个支持:

– 整数模式或小数模式

– 双参考时钟输入,支持手动切换

– 四个独立时钟输出

– 相位选择与调节

– 可编程延迟单元

– 内部反馈模式(低抖动)

– 支持外部反馈时钟输入的去偏斜(De‑skew)模式

– 可编程带宽控制

– 展频时钟生成

– 时钟输出无毛刺启动 / 停止

– 掉电模式

・两个 DLL,每个支持:

– 两个独立时钟输出

– 可变相移选择

– 占空比校正

– 延迟码生成

– 时钟分频

– 掉电模式

・PLL 与 DLL 级联

image

image