6月23日消息，国际半导体标准组织 JEDEC 正式批准了新一代高带宽内存标准 SPHBM4（标准编号 JESD330-4）。该标准旨在为 AI 加速器和高性能计算等场景提供接近 HBM4 级别的带宽，同时大幅降低对昂贵先进封装的依赖。
此前，DRAM 委员会 JC-42.2 针对现有 HBM 方案的痛点进行了讨论。现有的 HBM 设计高度依赖中介层、先进基板和复杂封装工艺，这直接推高了 GPU、AI 加速器和 HPC 芯片的制造难度与成本，也限制了产能扩张。
为解决这一痛点，SPHBM4 被设计为采用标准封装与标准基板。在具体规格上，现有的 HBM4 拥有约 2000 个引脚，每引脚速率约 11 Gbps，总带宽达 2.8TBps；而 SPHBM4 将信号引脚数量锐减至约 400 个（仅为 HBM4 的 1/5）。为弥补引脚减少带来的带宽缺口，SPHBM4 将每引脚速率提高了 300%（达到约 44 Gbps）以进行补偿。这一方案在尽量保留高带宽性能的前提下，有效缓解了芯片制造的产能瓶颈与成本压力。
