吾尝于DRAM中运行BitNet b1.58，故意违犯DDR4时序之规。复制一图解以明之。https://pcdeni.github.io/CaSA/explainer/此已验之，于商用之内存中，配以FPGA内之定制控制器，可通。其本效，于学理之文载述详明（cmu safari、simra、dram bender等）。及此术成，吾复得前未载之DDR行迹之新识：https://pcdeni.github.io/CaSA/explainer/xor-spread.html 通观之，稍显迟滞，盖因数据（整行）需移，然所求实惟'1'位之数（popcount耳）。欲其竞，需变内存芯片，然非如合计算与内存于硅晶之剧变。如是，则可避今业所遇之内存壁垒之患。