中國科技巨頭華為 25 日宣稱已找到一條不依賴先進設備的晶片發展新路徑，目標在 2031 年前實現相當於 1.4 奈米製程效能的高階晶片量產，有望將與台積電的差距從五年縮小到三年，引發業界高度關注。

（為何黃仁勳「三顧北京」？研究揭輝達放不下中國市場的真正原因）

華為發表半導體新原則「韜定律」

華為半導體業務總裁何庭波於 2026 年 5 月 25 日在上海舉行的 IEEE 國際電路與系統研討會（ISCAS）上，正式發表「韜定律（τ）」。華為官方表示，這是中國首次在全球半導體領域提出具產業指導意義的新原則，過去六年已依此定律設計並量產 381 款晶片，應用涵蓋智慧型手機與 AI 運算等領域。

韜定律的核心概念，是以「時間縮微」取代傳統的「幾何縮微」，不再單純追求縮小電晶體的物理尺寸，而是透過降低訊號傳播時長、提升電晶體密度，達到效能持續演進的目的。何庭波在主旨演講中強調，未來半導體產業的發展將採取開放合作的態度，期待與全球科學家、工程師及產業夥伴共同推動產業前行。

LogicFolding 技術是什麼？麒麟新晶片秋季登場

韜定律的核心實作技術為「LogicFolding（邏輯折疊）」，透過縮短晶片內部走線來大幅提升效能與電晶體密度。路透社報導指出，華為預計今年秋季發布的新款麒麟手機晶片，將是首款完整採用 LogicFolding 架構的產品。

彭博社則進一步指出，華為在去年 9 月已宣布一份三年 AI 晶片路線圖，目標填補輝達（Nvidia）高階晶片遭禁後在中國市場留下的空缺。韜定律與 LogicFolding 的發表，被視為這次佈局的重要技術基礎。

2031 年目標產出 1.4 奈米同等效能晶片，與台積電僅差三年

華為宣稱，基於韜定律的高階晶片預計在 2031 年前達到電晶體密度相當於 1.4 奈米製程的水準。對照台積電已公開表示將於 2028 年量產 1.4 奈米晶片，兩者差距約為三年。目前華為與代工夥伴中芯國際的製程能力，與台積電之間仍有約五年落差，因此這次宣示也被視為縮短差距的重要里程碑。

若華為能夠實現這一目標，意義或許不在於縮短差距，而更象徵中國半導體產業正逐步擺脫美國。一直以來，生產 5 奈米以下先進晶片必須仰賴荷蘭艾司摩爾的極紫外光（EUV）微影設備，而華為長期受限於美國制裁，無法取得這項關鍵設備。如今韜定律若能成功落地，將為華為提供一條在設備受限情況下仍能提升效能與晶片密度的替代路徑，直接挑戰業界共識。

效能與成本數據存疑

網路社群質疑為何要把製程叫做「1.4 奈米」，畢竟實際的電晶體間距（pitch）依然很大，跟真正 1.4 奈米等級的微縮程度不符。認為硬要掛勾奈米級製程仍屬於行銷包裝。分析師 Jukan 對此解釋，華為採用這個命名是因為該製程的效能表現等同於 1.4 奈米等級晶片，屬於「效能等效」的概念，而非傳統製程節點的定義。

路透社也特別點出，華為目前尚未提供經獨立機構驗證的效能數據，這次宣示僅為公司公告。此外，社群對於這條替代技術路線的成本與功耗也普遍存疑，認為在不依賴 EUV 設備的前提下實現高密度晶片，代價可能相當可觀，量產可行性仍有待觀察。

另闢蹊徑戰略意義重大，華為追上台積電仍言之過早

從更宏觀的角度來看，華為此次發表韜定律的意義，在於宣示中國半導體產業在美國制裁的重重限制下，正試圖走出一條有別於西方主流的技術路線。彭博社指出，華為一直是北京半導體自主化戰略的先鋒，而這次佈局在美國持續收緊出口管制的背景下，戰略意涵尤為突出。

然而，製程技術只是台積電領先優勢的一部分，良率、產能規模與完整的產業生態系，同樣是難以短期追趕的護城河。「2031 年達到 1.4 奈米效能水準」能否如期實現？能否同時兼顧成本與良率？都仍待時間驗證。